搶攻1兆鎂市場　台積電半導體展秀muscle

財經中心／廖珪如報導

台積電在今（9）日Semi展前的先進製程技術論壇上，由Dr. Jian Chen出席演說，在公開的資料中顯示其最新製程藍圖，從 N5、N3、N2 直到 A16、A14，展現持續可預測的演進節奏，台積電重申了其製程自 2019 年推出 N5 以來，公司維持兩到三年一個大世代、每年一個優化版本的規律。

2025 年即將量產的 N2，將是台積電首度導入環繞閘極（GAA Nanosheet）架構；隨後在 2026 年的 A16 節點，將採用 Super Power Rail (SPR) 背面供電技術，這被視為摩爾定律延續的重要里程碑。根據外媒報導，A16 相較 N2P 有望帶來 8–10% 效能提升與 15–20% 功耗下降，並進一步提升邏輯密度。

與此同時，台積電也強調先進封裝在 AI 時代的角色。從論壇中簡報顯示，若僅依靠製程縮小，從 28 奈米至 A16，單一光罩的算力提升約 80 倍；結合 CoWoS 等封裝技術，算力則可達 320 倍。台積電雖未將重心放在封裝細節，但數據凸顯：先進製程是基礎，封裝則是放大器，兩者缺一不可。

除了製程微縮與封裝的疊加，台積電也點出能效的重要性。A16 導入背面供電，把電源與訊號分層，減少電壓降與雜訊干擾，並釋放更多金層用於訊號傳輸。這項技術正面對標 Intel 的 PowerVia，顯示台積電在能效曲線上不打算落後。對 HPC 與行動處理器而言，能效已與算力同等重要。

未來的 HPC/AI 架構：以 chiplets、HBM 高速記憶體、SoIC 疊堆整合，並結合矽光子（Si Photonics）與光纖共封裝（CPO），為 AI 平台畫出的長期藍圖。台積電預估，AI 將推動全球半導體市場在 2030 年達到 1 兆美元規模。能源效率則是 AI 成長的核心，而推動這一切的基礎，是裝置架構、光刻、新材料與先進製程的持續創新。