熱／台積電 CoPoS試產 帶飛台廠13供應鏈
隨著 AI 晶片正式進入 NVIDIA 的 Rubin 世代，單一封裝內需整合更多運算核心與高頻寬記憶體（HBM），現行的 CoWoS 技術已面臨物理極限。由於 12 吋圓形晶圓邊緣利用率偏低，加上光罩尺寸限制導致的拼接誤差，不僅影響良率，更推升了生產成本。為了突破瓶頸，全球晶圓代工龍頭 台積電（2330） 正加速推進 CoPoS（面板級封裝） 技術，將矽中介層轉向大型「方形面板」，使面積利用率大幅提升至約 81%，藉此拉升產能效率並支援更大尺寸的 AI 與 HPC 模組。
2026/01/09 12:12
